分分庄家彩作弊_三强争霸高端FPGA市场

2019-11-11来源: 半导体行业观察关键字:FPGA  Achronix  Xilinx

英特尔在早前宣布,他们已开始将其第一批新的Agilex FPGA交付给抢先体验的客户。分分庄家彩作弊这使得最大的两家FPGA供应商之间竞争进入到了“正面交锋”阶段。Xilinx于6月份交付了他们的第一款“ Versal ACAP”FPGA,因此,在经历了一场漫长而有争议的“谁能首先交付?”之战之后。事实证明,这两家竞争公司都可以在大约两个月内,开始交付其可用来与对手对标的FPGA产品线。分分庄家彩作弊这意味着,与其他凭借第一时间引入先进节点来提升性能的竞争不同,这两家公司都没有足够的时间去利用一种新的、更先进的技术来赢得设计上的胜利。

 

不过,这次竞争的领域扩大了,新玩家Achronix声称他们将在今年年底之前交付其新型Speedster 7t FPGA的首批样品。对于开发团队而言,这意味着到今年年底,将有三款完全不同的高端FPGA产品可供选择——所有这些产品都采用类似的工艺技术,并且均具有独特的功能。 

 

本篇文章是比较这三家供应商的新高端FPGA系列的多部分系列中的第一部分。我们将研究底层的工艺,FPGA逻辑组织(LUT)本身,用于加速处理和联网的强化资源,存储器架构,芯片/封装/定制架构,I/O资源,设计工具策略,每个产品的独特和新颖的特性和功能,以及营销策略。分分庄家彩作弊如果您是可以从大量FLOPS,疯狂的带宽或是从设计过的一些有趣,功能强大的半导体器件中获得乐趣的人,那么,这对你来说将是一次令人兴奋的旅行。

 

注意事项–英特尔和Achronix都参与其中,并提供了本文的信息。分分庄家彩作弊Xilinx没有回应我们对信息的请求。

 

这一次,高端FPGA的霸主地位有所改变。过去,高端FPGA最大的市场是在网络方面,市场份额的变化也是如此,这主要取决于谁可以为部署最新一轮的有线和无线网络客户的产品提供最丰富的设计,,谁就可以取得较大的市场份额。然而,5G推出的时机已经改变了这一动态。在当前的FPGA技术浪潮到来之前,5G就已经开始加速扩展。因此,第一轮5G的主干网是建立在上一代可编程逻辑上的。这些器件将融入一个已经很强大的5G生态系统,因此,我们无法确定5G的彻底革命和新一代FPGA的诞生之间是否保持了一致。这些FPGA的设计已经充分理解了5G的机制。分分庄家彩作弊但是,不要低估FPGA对5G的重要性,或者5G对FPGA市场的重要性。分分庄家彩作弊今天,当你使用手机时,你的通话有99%的可能是通过FPGA进行的。有了5G,FPGA的影响会更大。

 

随着数据中心加速(主要是针对AI工作负载)这一新兴市场的快速扩展,这一现象引起了人们的兴趣。据估计,人工智能加速市场将在未来几年中飞速发展,因而这三家供应商都将以其令人印象深刻的性价比和更高的能效来争夺这些设备的大部分市场份额,并声称他们提供的解决方案可以一直延伸到边缘/端侧。这些供应商中的每一个都非常清楚地意识到占领这些AI加速卡插槽是当务之急,并且他们都围绕这个想法设计了新芯片。 

 

让我们看看所有这些因素吧?

 

分分庄家彩作弊从底层工艺技术来看,Xilinx和Achronix FPGA系列在基于TSMC 7nm而设计,而Intel Agilex则采用了性能相近的Intel 10nm工艺。不要被7/10命名差异所迷惑。不要被7/10的命名法差异所混淆。我们很早以前就曾指出,半导体行业的营销团体根据市场上听起来不错的东西来命名节点,而不是从晶体管本身的任何可识别的特征中推导出它们。据我们估计,TSMC的7nm和Intel10nm是大致相当的工艺,使用这两种工艺的厂商基本一致。分分庄家彩作弊这意味着英特尔在工艺技术方面长期保持的领先地位似乎已经消失,不过,当我们接近摩尔定律的瓶颈时,硅加工领域的竞争升级是不可避免的。

 

当推进到最新的半导体工艺节点,这三个供应商都获得了适度的推动。然而这种推进已不可能达到摩尔定律的历史标准,因为在过去几个工艺节点的新流程更新所带来的收益增量一直在稳步下降。每个人从FinFET技术问世中都获得了一次临时性的推动,现在,随着摩尔定律即将在经济层面上终结,我们可能会发现边际收益递减趋势将一直延续。

 

在过去,随着晶体管尺寸的减小,每个新工艺节点都让晶体管的密度大量提升,并获得更好的性能和更低的功耗。现在,供应商必须在这三者之间进行权衡,并且即使在他们偏爱的指标上,通常也只能得到较小的回报。同时,转移到新工艺节点的non-recurring费用继续呈指数级增长。这意味着FPGA公司所承担的风险急剧上升,这是因为为了保持竞争力,他们需要不断投资才能获取不断减少的收益。这也意味着我们正在进入一个新时代,FPGA本身的架构和功能、FPGA工具以及这三家公司的营销策略将成为影响收益的关键因素,而不是谁将率先使用新的制程工艺。

 

考虑到工艺技术实际上是一种洗礼,让我们看一下每个供应商产品的功能和特性。从最基本的FPGA功能– LUT结构开始。我们经常感叹每个公司对LUT的计算都不一样,而且这个游戏每一代都变得更加复杂。Xilinx和Achronix当前使用的是6输入LUT,而Intel的ALM本质上是8输入LUT。厂商或多或少地同意我们可以使用2.2 LUT4s per LUT6,,和2.99 LUT4s per LUT8将不同的LUT转换为等价的4输入LUT。

 

根据这方法一计算,Achronix Speedster 7T系列包括从363K到2.6M LUT6(相当于800K到5.76M的等效LUT4)领先业界,Intel Agilex系列包括132K到912K 的ALM(相当于395K到2.7M的等效LUT4),Xilinx的Versal系列产品包含了约246K到984K CLB(可换算成541K到2.2M的等效LUT4)。每个供应商都声称自己的体系结构优越,着重强调了可以提高某些特定应用或配置中的逻辑密度,性能或可布线性的设计功能。目前,我们尚不清楚任何供应商的LUT是否明显优于其他任何供应商的LUT。

 

但是,FPGA可用资源不仅取决于LUT的数量。还必须考虑以下挑战:被有效使用LUT的百分比(我们将在稍后讨论设计工具时进行讨论),以及集成到逻辑模块中的强化功能的数量,这些功能允许以最小的方式实现设计功能LUT结构的参与。根据您的设计,您可能会发现更多内容被塞入一个或多个FPGA中,而这些内容和LUT数量无关。

 

FPGA“擅长”人工智能推理的主要原因是其可以并行完成大量的算术运算(主要是各种精度的乘法累加),这要归功于编织在可编程逻辑结构中的存在大量"DSP块阵列"。这使得FPGA能够比传统的冯·诺依曼结构的处理器更有效地执行例如卷积等矩阵运算。

 

分析对AI推理至关重要的硬件乘法器,Achronix的可变精度乘法器可实现41K int-8乘法或82K int-4乘法。英特尔Agilex具有2K-17K 18×19乘法器,Xilinx Versal有500-3K“DSP引擎”,大概是“ DSP58 slice”,包括27×24乘法器和新的硬件浮点功能。这种比较肯定是“从苹果到橙子到芒果”,至于哪种水果更适合您的应用,它必须是“由设计者决定的”。 

 

现在,这三个供应商都增强了对浮点乘法的支持。Achronix为他们的DSP块提供了一个全新的架构,他们称之为"机器学习处理器"(MLP)。每个MLP包含多达32个乘法器/累加器(MAC)、4-24位整数模式和各种浮点模式,可支持包括TensorFlow 的Bfloat16格式和块浮点格式。最重要的是,Achronix MLP将嵌入式存储器模块与计算单元紧密耦合,从而使MAC操作能够以750 MHz的频率运行,而等待通过FPGA组织访问存储器获取数据。 

 

英特尔还使用具有硬件浮点的可变精度DSP模块(基本上就像它们已经提供了多年的功能一样)。英特尔的浮点支持也许是三者中最广泛和最成熟的。借助Agilex,他们推出了两种新的浮点模式,即半精度浮点(FP16)和块浮点(Bfloat16),并且进行了架构调整,以使其DSP运算更加高效。 

 

Xilinx已将其以前的DSP48 Slice升级到DSP58 ——大概是因为它们现在包括了硬件浮点,并且其乘法器也升级到了27×24。因此,在这一代产品中,另外两家供应商也加入了英特尔的行列,提供支持浮点运算的硬件乘法器。对于Xilinx而言,这是一个逆转。赛灵思此前声称,FPGA中实现浮点硬件乘法器不是一个好主意,因为浮点运算主要用于训练,而FPGA则主要针对推理应用。 

 

就可用的浮点格式而言,Versal(最多2.1K乘法器)和Agilex(最多8.7K乘法器)都支持FP32格式。这三个系列均支持半精度(FP16)——Versal最多可支持2.1K乘法器,Agilex最多可支持17.1K乘法器,Speedster最多可支持5.1K乘法器。Agilex(最多17.1K乘法器)和Speedster(最多5.1K个)支持Bfloat16。对于FP24格式浮点乘法,Versal和Agilex可能会使用FP32单元,而Speedster则具有高达2.6K的乘法器。Achronix Speedster还支持多达81.9K的块浮点乘法器。

 

Xilinx还带来了一种新的软件可编程矢量处理器——高达400个1GHz+VLIW-SIMD矢量处理核心阵列,具有增强计算和紧密耦合的内存。这为并行化复杂的向量运算并利用FPGA丰富的计算资源提供了更为简单的编程模型。总体而言,是在Xilinx的“kitchen sink”竞争策略上选中了“GPU /推理引擎”。稍后我们将详细讨论这一点。

 

英特尔对Achronix MLP和Xilinx

[1] [2]
关键字:FPGA  Achronix  Xilinx 编辑:muyan 引用地址:http://news.socialskive.com/FPGA/ic479583.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过上海快三app赚钱—主页-彩经_彩喜欢子邮件或上海快三app赚钱—主页-彩经_彩喜欢话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:英特尔发布全球最大容量的全新Stratix® 10 GX 10M FPGA
下一篇:面对下一代ASIC验证 英特尔发布全球最大容量FPGA产品

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

AVR+FPGA实现六路闭环上海快三app赚钱—主页-彩经_彩喜欢流控制程序
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity XTKZQ isport(    rst,clk        :    in        std_logic;    --时钟和复位信号,复位信号由AVR初始化手动给出    --avr 读写相关信号线    ale,rd,wr 
发表于 2019-12-05
利用单片机和FPGA器件实现等效和实时采样方式的数字示波器
。3.2 采样与保持上海快三app赚钱—主页-彩经_彩喜欢路基于采样频带要达到10 MHz,系统采用模拟开关THS3166,其特点是低导通上海快三app赚钱—主页-彩经_彩喜欢阻、上海快三app赚钱—主页-彩经_彩喜欢容,低漏上海快三app赚钱—主页-彩经_彩喜欢流,低捕获时间和通断孔径时间,但只工作在正上海快三app赚钱—主页-彩经_彩喜欢压范围,故需前级加法器。开关前再加一级射极跟随器,采用带动容性负载强宽带运放THS3001做前后级的隔离。3.3 整形及测频上海快三app赚钱—主页-彩经_彩喜欢路高频段整形采用高速比较器MAX913,低频段采用低速比较器LM311。为提高输入MAX913信号的信噪比,在其前级加一级无限增益放大,采用高频率运算放大器LM7171,放大倍数50,这样减小MAX913输出脉冲边沿抖动。同时,为避免高频整形方波的谐波发射,比较器输出均经74LS393分频后送入FPGA进行等精度测频,脉冲边沿更陡峭,便于测量。3.4
发表于 2019-12-03
利用单片机和FPGA器件实现等效和实时采样方式的数字示波器
利用FPGA芯片进行逻辑芯片功能测试系统的设计与验证
在最原始的测试过程中,对集成上海快三app赚钱—主页-彩经_彩喜欢路(Integrated Circuit,IC)的测试是依靠有经验的测试人员使用信号发生器、万用表和示波器等仪器来进行测试的。这种测试方法测试效率低,无法实现大规模大批量的测试。随着集成上海快三app赚钱—主页-彩经_彩喜欢路的集成度和引脚数的不断增加,工业生产上必须要使用新的适合大规模上海快三app赚钱—主页-彩经_彩喜欢路测试的测试方法。在这种情况下,集成上海快三app赚钱—主页-彩经_彩喜欢路的自动测试仪开始不断发展。现在国内的同类型产品中,一部分采用了单片机实现,这部分仪器分析速度慢,难以用于大规模的测试系统之中,并且在管脚的扩展性上受到严重的限制。另一部分使用了DSP芯片,虽然功能上较为完善,但造价不菲,实用性能有限。本文的设计是基于FPGA实现逻辑芯片的功能故障测试。由于FPGA芯片价格的不断
发表于 2019-12-03
利用FPGA芯片进行逻辑芯片功能测试系统的设计与验证
虚拟FPGA逻辑验证分析仪的设计
虚拟FPGA逻辑验证分析仪的设计随着FPGA技术的广泛使用,越来越需要一台能够测试验证FPGA芯片中所下载上海快三app赚钱—主页-彩经_彩喜欢路逻辑时序是否正确的仪器。目前,虽然Agilent、Tektronix 等大公司生产的高端逻辑分析仪能够实现FPGA上海快三app赚钱—主页-彩经_彩喜欢路的测试验证功能,但此类仪器价格高昂,一般要十万、数十万人民币。所以,研究开发价格适中且具有逻辑分析仪和FPGA上海快三app赚钱—主页-彩经_彩喜欢路的测试验证功能的仪器是非常有价值的。本文所介绍的基于虚拟仪器技术的逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。文中阐述了虚拟FPGA逻辑验证分析仪的总体设计方案及其工作原理,并对仪器的两个主要工作环节的开发设计作了具体
发表于 2019-12-03
虚拟FPGA逻辑验证分析仪的设计
利用FPGA技术和液晶显示器实现的数字存储示波器的显示控制
一些简单的图形和波形,因而直接用FPGA产生LCD所需的显示控制时序。存放显示数据的SRAM地址也直接由FPGA地址计数器产生。其显示系统总体框图如图1所示。在图1中,A/U采集的数据经DSP处理,转换为LCD可以显示的点阵数据后再存储到RAM中}两片显示存储器RAMl和RAM2交替读取RAM中的数据,最后送到I。CD上显示。在FPC-A中设计了LCD显示时钟上海快三app赚钱—主页-彩经_彩喜欢路模块和显示数据传输上海快三app赚钱—主页-彩经_彩喜欢路模块。显示时钟上海快三app赚钱—主页-彩经_彩喜欢路产生LCD显示所需的各种时序;显示数据传输上海快三app赚钱—主页-彩经_彩喜欢路设计两路数据传输通道,RAM中的数据通过数据传输通道送到RAM1或RAM2中,再由LCD读取RAMl或RAM2中的数据显示。对LCD及显示存储RAM的控制都由FPGA完成。3 数据通道
发表于 2019-12-02
利用FPGA技术和液晶显示器实现的数字存储示波器的显示控制
Xilinx Spartan-6 FPGA在频谱分析仪中的应用
频谱分析仪是一种测试测量设备,主要用于射频和微波信号的频域分析,包括测量信号的功率,频率,失真等。它的性能主要是从实时带宽,动态范围,灵敏度和功率测量准确度等四个方面来评价。那么这么高的性能需要什么样的上海快三app赚钱—主页-彩经_彩喜欢路才能完成呢?我们已经迫不及待的想要拆开一台频谱分析仪来一探究竟啦!我们找来了Siglent公司的SSA3032X频谱分析仪,如图.1所示,经过一番的拆解我们得到了如图.2所示的上海快三app赚钱—主页-彩经_彩喜欢路板。从图.2我们可以知道图.1所示的光谱仪的内在部件,其中就有Xilinx公司的Spartan-6 LX45 FPGA,根据FPGA在板子之中的位置我们可以知道,FPGA是用来实时控制SA的模拟信号片段,并且进行模数转换,进行仪器的图像处理和2014
发表于 2019-11-30
Xilinx Spartan-6 FPGA在频谱分析仪中的应用
小广播
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 视频与图像 数字信号处理 嵌入式处理 网络通信 汽车/工业/医疗应用 其他应用 PLD IP及开发 综合资讯 FPGA视频教程 FPGA资源下载 FPGA习题与教程

北京市海淀区知春路23号集成上海快三app赚钱—主页-彩经_彩喜欢路设计园量子银座1305 上海快三app赚钱—主页-彩经_彩喜欢话:(010)82350740 邮编:100191

上海快三app赚钱—主页-彩经_彩喜欢子工程世界版权所有 京ICP证060456号 京ICP备10001474号 上海快三app赚钱—主页-彩经_彩喜欢信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 socialskive.com, Inc. All rights reserved